PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-263573

(43)Date of publication of application: 13.10.1995

(51)Int.CI.

H01L 21/8242 H01L 27/108 H01L 27/04 H01L 21/822

H01L 29/78 H01L 21/336

(21)Application number: 06-053999

(71)Applicant: OKI ELECTRIC IND CO LTD

(22)Date of filing:


24.03.1994

(72)Inventor: MATSUHASHI HIDEAKI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To provide a semiconductor device and a method for manufacturing it in which capacity per unit area can be sufficiently secured by preventing the reaction of tantalum oxide to polysilicon to suppress the generation of a leakage current in a semiconductor device which uses a tantalum oxide for a dielectric film and a polysilicon film for an upper electrode. CONSTITUTION: An oxide silicon film 22 is formed on a silicon substrate 21 and a polysilicon film 23a is selectively formed for a lower electrode, and an oxide silicon film 25, a tantalum oxide film 24, a titanium oxide film 26 for reaction preventing film and a polysilicon film 27 for an upper electrode are formed in sequence so as to cover the polysilicon film 23a.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出關公開番号

特開平7-263573

(43)公開日 平成7年(1995)10月13日

(51) Int.Cl.®

識別記号

庁内整理番号

F 1

技術表示箇所

HOIL 21/8242 27/108 27/04

HO1L 27/10

325 J

27/ 04

審査請求 未請求 請求項の数4 OL (全 5 頁) 最終頁に続く

(21)出願番号

(22)出頭日

特顯平6-53999

平成6年(1994)3月24日

(71)出頭人 000000295

沖電気工業株式会社

東京都港区虎ノ門1丁目7番12号

(72) 兇明者 松橋 秀明

来京都港区虎/門1丁目7番12号 沖電気


工業株式会社内

(74)代理人 护理士 鈴木 放明

半導体装置及びその製造方法 (54) 【発明の名称】 (57)【要約】

[目的] 誘電体膜として酸化タンタル膜、上部電極と してポリシリコン膜を用いる半導体装置において、酸化 タンタルとポリシリコンとの反応を防いでリーク電流の 発生を抑さえ、かつ単位面積当りの容量を充分に確保で きる半導体装置及びその製造方法を提供する。

【構成】 シリコン基版21上に酸化シリコン膜22、 選択的に下部電極としてのポリシリコン膜 2 3 a が形成 され、ポリシリコン膜23gを覆うように酸化シリコン 膜25、酸化タンタル膜24、反応防止膜としての酸化 チタン膜26、上部電極としてのポリシリコン膜27が 順次形成された構造となっている。



【特許請求の範囲】

【請求項 1】 基体と、

前記基体上に形成された酸化タンタルと、

前記酸化タンタル上に形成された酸化チタンと、 前記酸化チタン上に形成されたポリシリコンと、

を備えたことを特徴とする半導体装置・

【請求項 2】 前記基体は半導体基板表面上に形成されたキャパシタの下部電極であることを特徴とする請求項1記載の半導体装置。

【請求項 3】 前記基体は半導体基板であって、この基板表面領域に形成されたソース・ドレイン領域間のチャネル領域であることを特徴とする請求項 1.記載の半導体装置。

【請求項 4】 基体上に酸化タンタルを形成する工程

前記酸化タンタル上に酸化チタンを堆積法により形成する工程と、

が記酸化チタン上にポリシリコンを形成する工程と、 を備えたことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、誘電体膜を用いるキャパシタ、MOSFET、DRAM等の半導体装置及びその製造方法に関する。

[0002]

【従来の技術】従来、誘電体联を用いたキャバシタとして、25の高い比誘電字を持つ酸化タンタル膜(Te2の5)を用いたキャバシタが知られているが、上部電極にポリシリコン(polyesi)を用いる場合、80ので程度の高温熱処理を施すとポリシリコンと酸化タンタル膜が反応、リークを流が増大してしまうという問題があった。この反応を防止するため、例えばH.Shinriki et el. 1988)pp.29~30には、1988)pp.29~30には、上部電極であるポリシリコン膜と誘電体限シリコン膜を用いることにより後の製造であった。との防止膜として酸化シリコン膜を用いることにより後の製造を化タンタル膜との間に、反応防止膜として酸化シリコン膜を用いることにより後の製造を化タンタル膜との反応せずリーク電流の増大がないキャバシタが開示されている。

[00003]

【発明が解決しようとする課題】しかしながら上記文献に開示されるような従来技術では、反応防止膜としての酸化シリコン映または空化シリコン映の比誘電率が酸化シリコンは4、空化シリコンでも7と低く、これらの膜を用いた場合、キャパシタの容量が大幅に減少してしまうという問題があった。

[0004]

【課題を解決する手段】上記の問題を解決するために、 基体上に、誘電体膜として酸化タンタル、この酸化タン タル上に反応防止膜として酸化チタン、この酸化チタン 上にポリシリコンを備えた構造の半導体装置とする。

[0005]

【作用】本発明によれば、約90と非常に高い比議電率を持つ酸化チタンをポリシリコンと酸化タンタルとの間に設けたので、容重が大きい半導体装置となるだけでなく、高温熱処理を施してもポリシリコンと酸化タンタルとの反応がこの酸化チタンによって防止され、リーク電流が減少する。

[0006]

【実施例】 第1実施例

図1は、本発明によるキャパシタの構造を示す一例である。図1におけるキャパシタは、シリコン基板21上に酸化シリコン膜22、その上に選択的に下部電極としてのポリシリコン膜23。が形成され、このポリシリコン膜23。酸化タンタル膜24、酸化チタン膜25、上部電径としてのポリシリコン膜27が順次形成されている。

【0007】以上のように形成された酸化タンタル映を用いたキャパシタ(以下、酸化タンタル映キャパシタという)においては、誘電体映の酸化タンタル映24と上部電極のポリシリコン映27との間に反応防止映として酸化チタン映25を設けているので、酸化タンタル映24とポリシリコン映27との反応が防止される。

【0008】また、図2(A)~(D)に本発明の実施例によるキャパシタの製造工程の断面図を示し、以下本発明の実施例について図面を参照しながら詳細に説明する。

【0009】図2(A)に示すように、シリコン基板21上に無酸化法或は化学気相成長(CVD)法により酸化シリコン膜22を800nm程度成長させ、さらに、下部電極となるポリシリコン膜23をCVD法等により300nm程度形成する。このポリシリコン膜23の低抵抗化のため、イオンほ入法により、または、塩化ホスホリルガス雰囲気中における熱拡散により、リンをポリシリコン膜23に導入する。

【0010】 次に、ポリシリコン膜 23上にレジストパターンを形成 し(図示せず)、ごのレジストパターンをマスクとしてポリシリコン膜 23の不要部分をエッチングすることで、ポリシリコン膜 23がパターニング され、図 2(B)に示すように下部電極のポリシリコン膜 23の形成される。

【0011】図2 (C) に示すように、ポリシリコン映23a上にCVD法により、ペンタエトキシタンタル映2 会素ガスを用い400℃の基板温度で酸化タンタル映2 4を10nm程度形成する。この酸素ガスを用いて酸化タンタル映23aの表面が酸化され、ポリシリコン映23aと酸化タンタル映23aと酸化タンタル映23aと酸化タンタル映25が1nm程

度形成される。

【0012】 さらに図2 (D) に示すように、酸化タンタル膜24上にCV D法により、テトラブトキシチタンと酸素ガスを用いて400℃の基板温度で酸化チタン膜26を10~20nm程度形成する。また、酸化タンタル膜24および酸化チタン膜26の緻密化及び欠陥密度の削減のため、それ間の熱処理を形成した後に酸素サー

中800でで1分間の熱処理を行うことが望ましい。 【0013】次に、上部電極としてのポリシリ以下は27をCVD法により300nm程度形成する。以下は以27をEを形成するときと高機によりリンを、よたは、ボリシリを、イオン注入法により場合を表している。または、ボリシリコン膜27に導入する。その後ポリシリコン膜27に導入する。その後ポリシリコン膜27に導入する。その後ポリシリコン膜27に導入する。その後ポリシリコン膜27上にレジストパターンを形成し(図示せず)、この酸1によりな関26ではリシリコンでは、27、というがよりではより、図1に示した構造の酸化タングすることにより、図1に示した構造の酸化タングサマパシタとなる。

【0.0 1.4】 また、上記の実施例以外にも本発明のキャパシタを製造することができ、その一例を示す。 【0.0 1.5】 ジリコン基版21上に酸化ジリコン映2

【0015】 ジリコン基板21上に酸化シリコン限22、下部電極としてのポリシリコン財23 を形成した後、酸化タンタル関24を形成する方法としては、スパッタ法によることもできる。高周波スパッタ法では、アターゲットを用い、酸素ガス雰囲気中でスパッタすることにより酸化タンタル関24を形成する。

【0016】酸化チタン膜25を形成する際にも同様に、Tiターゲットを用い、酸素ガス雰囲気中でスパッタすることにより、または、スパッタ法によりTiを形成した後、酸素ガス雰囲気中、500℃で1分間の熱処理を行うことにより、酸化チタン膜25を形成し、その後同様の方法で上部電極を形成、不要部分の除去によりキャパシタを作製する。

【ロロ17】 ここで、酸化チタン膜の形成方法について ば種々のものが考えられるが、 CV D法またはスパッタ 法等の堆積法を使用することにより、容易に酸化チタン 膜を形成することができる。

【0018】第2実施例

本発明をMOSFET (Metal Oxide Semiconductor Field Effect Transistor) のゲート酸化膜に適用した例を図3に示す。

【0019】半導体基板31の表面領域にチャネル領域33が形成され、チャネル領域33の両側に不純物を拡散したソース・ドレイン領域32とが対向して配置され、チャネル領域の表面上にゲート酸化限として酸化タンタル膜36を20膜35とが結磨され、このゲート酸化膜の表面上にゲート・電極としてポリシリコン膜36が形成されている。

[0021] 第3字肺例

述べた効果を享受できる。

【0023】上記に示した本発明の酸化タンタル膜キャパシタにおいて、酸化タンタル膜とポリシリコン膜どの間の酸化チタン膜の存在によって、酸化タンタル膜とポリシリコン膜との反応が防止される。このことは、図5に示す酸化物の標準 生成自由エネルギーの温度図を参照することで理解できる。この図5は、「VLSIの連膜技術」伊藤隆司他、丸善株式会社(昭和51年9月30日)発行、pp.152に示されるものである。

【0024】Ta2O5(酸化タンタル膜)のΔGf(酸化物の標準生成自由エネルギー)はいずれの温度においてもSiO2(酸化シリコン膜)のΔGfより大きい。これは、酸化タンタル膜とポリシリコン膜が接しているときはシリコンの方が酸化されやすく、タンタルは選元されやすいことを示している。よってこの場合には、タンタルが選元され、金属としてのTaが酸化タンタル膜中に発生することにより、リーク電流が増大することになる。これとは逆に、TiO2(酸化チタン膜)のΔG


fはいずれの温度においてもSiO2(酸化シリコン 関)のΔGfより小さい。よって、酸化チタン餌とポリ シリコン関が接していてもポリシリコン、チタン共に反 応せず、リーク電流の増大を防ぐことができる。


[0025] また、反応防止膜として例えば室化チタンが考えられるが、この室化チタンを用いた場合には高温 熱処理を行うことによってリーク電流が増加してしま う、ということが実験結果から待られている。

【0026】 【発明の効果】以上詳細に説明したように本発明の酸化タンタル膜を用いた半導体装置によれば、酸化タンタルとポリシリコンとの間に酸化チタンが形成されているため、高温熱処理を行っても酸化タンタルとポリシリコンとの反応が起こらなくなり、リーク電流の増加を抑むをひとができるだけでなく、酸化チタン膜の比誘電率なる。とができるだけでなく、酸化チタン膜の比誘電率なる。

[図面の簡単な説明]

【図1】本発明の実施例によるキャパシタの構造を示す





断面図


【図2】本発明の実施例によるキャパシタの製造工程を 示す断面図


[図3] 本発明の実施例によるMOSFETの構造を示す断面図

[図4] 本発明の実施例によるDRAMのメモリセル部の構造を示す断面図

[図5] 酸化物の標準 生成自由エネルギーと温度との関係図

[符号の説明]





フロントページの統 き

70 ... (51) Int.CI.6 HO1 L 21/822 29/78 21/336

識別記号 庁内整理番号 FI

技術表示箇所

HO1L 29/78

301 301